av一级黄色大片一,边啃奶头边躁狠狠躁玩爽电影,极品网站一区二区污污污,亚洲无码成人小电影

職位描述：
技能要求：
vhdl，verilog hdl，matlab軟件熟練，xilinx，altera fpga，ad/da
職責(zé)描述：
1.負(fù)責(zé)以雷達(dá)類項(xiàng)目為主的信號(hào)處理fpga總體設(shè)計(jì)及軟硬件開發(fā)工作。
2.負(fù)責(zé)相關(guān)雷達(dá)項(xiàng)目的開發(fā)階段fpga設(shè)計(jì)文檔的撰寫，包括設(shè)計(jì)文檔、接口文檔及仿真測(cè)試文檔的編寫。
3.負(fù)責(zé)fpga的邏輯綜合、實(shí)現(xiàn)及時(shí)序分析，完成各測(cè)試階段中fpga方面的測(cè)試和技術(shù)支持。
4.負(fù)責(zé)高速、大帶寬ad/da，rapidio、ddr2/ddr3、spi、i2c、uart等接口設(shè)計(jì)，以及fpga與dsp間實(shí)時(shí)通信，具備雷達(dá)信號(hào)處理系統(tǒng)聯(lián)調(diào)聯(lián)試能力。
5.進(jìn)行fpga關(guān)鍵算法的模塊拆分及實(shí)現(xiàn)優(yōu)化，完成雷達(dá)算法在fpga內(nèi)實(shí)現(xiàn)。
任職要求：
教育背景：
信號(hào)處理或電子、通信等相關(guān)專業(yè)碩士或以上學(xué)位
工作經(jīng)驗(yàn)：
1.兩年以上fpga設(shè)計(jì)開發(fā)工作經(jīng)驗(yàn)；
2.雷達(dá)系統(tǒng)信號(hào)處理相關(guān)項(xiàng)目經(jīng)驗(yàn)。
知識(shí)/技能：
1.掌握vhdl或verilog hdl語(yǔ)言，具有較好的編碼能力；
2.熟悉xilinx或altera fpga開發(fā)流程，熟悉modelsim、ise、vivado、quartusii等開發(fā)工具；熟練使用示波器、頻譜儀和信號(hào)發(fā)生器等調(diào)試工具；
3.熟練使用matlab軟件進(jìn)行上/下變頻、濾波、抽取、脈壓等雷達(dá)信號(hào)預(yù)處理算法及仿真；
4.掌握常用高速接口ad/da，rapidio、ddr2/ddr3、peci等；
5.對(duì)xilinx和altera的 fpga芯片具有較深刻的認(rèn)識(shí)、理解芯片結(jié)構(gòu)，熟悉芯片應(yīng)用技巧；
6.良好的英語(yǔ)水平，可以熟練閱讀英文資料。
素質(zhì)要求：
1.具備超強(qiáng)的學(xué)習(xí)能力和邏輯思維能力，具有較強(qiáng)的分析能力，具有研究和創(chuàng)新能力；
2.細(xì)致、穩(wěn)重、嚴(yán)謹(jǐn)、扎實(shí)，具有良好的職業(yè)素養(yǎng)；
3.具有良好的表達(dá)溝通能力和文檔書寫能力；
4.有良好協(xié)作意識(shí)和團(tuán)隊(duì)合作精神，